

Anno Accademico 2004/2005

METODOLOGIE DI PROGETTO HARDWARE (CON LABORATORIO)

Cod. 075411

10 Crediti

Prof. F. Ferrandi

Allievi

Corso di Laurea in Ingegneria Informatica.

Obiettivi

Il corso ha lo scopo di preparare lo studente al progetto di sistemi digitali complessi. Sistemi di questo genere si incontrano in un numero sempre crescente di applicazioni, spesso con vincoli critici di qualità e velocità di risposta; nel caso più generale la soluzione non può essere fornita con architetture di tipo generale, basate sull'uso di microprocessori standard e dell'opportuno software, ma coinvolge il progetto di dispositivi integrati specifici (i cosiddetti ASIC) o - più in generale - il ricorso ad architetture miste in cui dispositivi programmabili standard sono affiancati da circuiti specifici progettati ad hoc.

Nel corso si presenteranno tecniche e metodologie che consentono di realizzare architetture avanzate di questo genere, rispondenti a requisiti di tempo reale, sicurezza, compattezza etc.. Partendo dagli aspetti progettuali più caratteristici dei dispositivi digitali - e considerando in particolare i requisiti di qualità - si passerà ad esaminare le metodologie di progetto che, spostando sintesi e validazione verso livelli di astrazione sempre più elevati, consentono di raggiungere implementazioni "corrette per costruzione" in tempi sempre più brevi.

Prerequisiti

Il corso di Metodologie di Progetto Hardware completa le informazioni presentate nel corso di Reti Logiche. Chi non avesse seguito il corso di Reti Logiche potrà integrare le proprie conoscenze con ulteriore materiale fornito dal docente.

Distribuzione indicativa dell'attività didattica

Il corso verrà suddiviso in due parti tenute in due emise semestri consecutivi. Nella prima parte verranno svolte 30 ore di lezione e 20 ore di esercitazione che copriranno anche i 5 crediti relativi al corso di Metodologie di Progetto Hardware (072671) per gli allievi del corso di Laurea in Ingegneria delle Telecomunicazioni. Nella seconda parte, tenuta nel secondo emise semestre, verrà svolta l'attività di laboratorio suddivisa in 8 ore di lezione (1 credito), 20 ore di esercitazione (1.25 crediti) e 2.75 crediti di progetto per un totale di 8 ore di lezione e di 96 ore di laboratorio di progetto.

Programma delle lezioni e delle esercitazioni

PRIMA PARTE-PRIMO EMISEMESTRE

INTRODUZIONE

Il flusso di progetto hardware. I livelli d'astrazione. Il modello FSM datapath.

LA SINTESI DEI SISTEMI DIGITALI

Approfondimenti di sintesi logica: Retiming and Resynthesis, Progettazione low power.

La sintesi ad alto livello. Derivazione di Data Flow Graph e Control Flow Graph dall'algoritmo. Il trasporto dell'algoritmo su un'architettura; Data Path e Controllo. I problemi di scheduling e allocazione: tecniche di ottimizzazione e parametri di valutazione.

IL COLLAUDO

Modelli di guasto e livelli di astrazione. Collaudo a livello logico, funzionale e comportamentale. La simulazione di guasto. Analisi della testabilità. Design for Testability. Tecniche.

LA VERIFICA DEI SISTEMI DIGITALI

Validazione delle specifiche per simulazione. Generazione dei test bench.

Equivalence checking. Strumenti per la verifica: Diagrammi di decisione binaria (BDD), Satisfacibilità Booleana (SAT)

SECONDA PARTE-SECONDO EMISEMESTRE

INTRODUZIONE

I livelli d'astrazione. Modellazione a livello RT ed algoritmico. Linguaggi per la descrizione dello hardware: VHDL per descrizioni RTL, SystemC per descrizioni algoritmico, Transaction level modeling a livello di sistema.

LA SPECIFICA E LA SINTESI

Strumenti per la specifica e la simulazione di descrizioni VHDL e SystemC.

Strumenti per la sintesi RT e a livello algoritmico. Backend verso FPGA.

IL COLLAUDO E LA VERIFICA

Strumenti per la generazione del test e per l'applicazione delle tecniche di Design for Testability. Strumenti per la verifica hardware (equivalence checking).

Modalità di svolgimento delle prove in itinere e di recupero

L'esame consiste di due parti fra loro indipendenti. Per la prima parte è prevista una prova scritta che potrà essere seguita da una prova orale integrativa. Per la seconda parte, relativa al laboratorio, è richiesto lo sviluppo di un progetto che corrisponde a circa 76 ore di lavoro e che verrà discusso

oralmente. Il lavoro di progettazione potrà richiedere l'uso di strumenti software visti durante la seconda parte del corso o potrà richiedere lo sviluppo di codice che realizzi una delle metodologie viste.

Il voto dell'esame è ottenuto come media dei due punteggi ottenuti nelle due parti. Gli studenti del corso di Metodologie di Progetto Hardware (072671) dovranno sostenere solo l'esame relativo alla prima parte.

È possibile sostenere la prova scritta nelle sessioni disponibili. La presenza alla prova scritta comporta l'annullamento del punteggio precedentemente conseguito. La prova orale dovrà essere tenuta nella stessa sessione della prova scritta.

Gli appelli d'esame saranno comunque in accordo con le regole della Facoltà, disponibili all'indirizzo web: www.polimi.it/facolta/5_ing_mileo/altre_info.shtml.

Materiale didattico consigliato

Testi:

1. G. De Micheli: "Synthesis and Optimization of Digital Circuits", Mc Graw-Hill International Editions, 1994.
2. M.Abramovici, M.A.Breuer, A.D.Friedman: "Digital Systems Testing and Testable Design", Computer Science Press, 1993.
3. G.D Hatchel, F. Somenzi, "Logic synthesis and verification algorithms", Kluwer Academic Publishers, 1996.

Su pagine web segnalate dai docenti sarà reso disponibile altro materiale in formato Acrobat (.pdf). Gli studenti avranno accesso a strumenti software per il progetto e il collaudo disponibili o presso il Centro di Calcolo del Politecnico o presso il Laboratorio di Microarchitetture del Dipartimento di Elettronica.